Режим асинхронной работы шин

Шины можно разделить на две категории в зависимости от способа синхронизации:

1. Синхронная шина содержит линию которая запускается кварцевым генерато­ром* Сигнал на этой линии представляет собой меандр с частотой обычно от 5 до 100 МГц. Любое действие шины занимает целое число так называемых циклов шины.

2. Асинхронная шина не содержит задающего генератора. Циклы шины мо­гут быть произвольными и не обязательно одинаковыми для всех пар устройств.

Синхронные шины

В качестве примера того, как работает асинхронная шина, рассмотрим времен­ную диаграмму на рис. 3.35.

В этом примере мы будем использовать задающий генератор на 100 МГц, который дает цикл шины в 10 нс.

В нашем примере мы предполагаем, что считывание информации из памяти занимает 15нс с момента установки адреса.

Первый цикл начинается на фронте отрезка Т₁, а третий заканчивается на фронте отрезка Т₄, как показано на рис. (Ни один из фронтов и спадов не нарисован вертикальным, потому что ни один электрический сигнал не может изменять свое значение за нулевое время.)

Предположим, что для изменения сигнала требуется 1нс. Генератор и линии адреса и данных, а также линии MREQ, RD, WAIT по­казаны в том же масштабе времени.

Начало Т₁, определяется фронтом генератора. За время Т₁ центральный про­цессор помещает адрес нужного слова на адресные линии.

Поскольку адрес представляет собой не один сигнал (в отличие от генератора), он отображается его в виде двух линий с пересечениями там, где этот адрес меняется.

Штриховка на схеме показывает, что в этот момент не важно, какое значение принял сигнал.

Используя то же соглашение, мы видим, что содержание линий данных не имеет значе­ния до отрезка Т₃,

После того как у адресных линий появляется возможность принять новое значение, устанавливаются сигналы MREQ и RD.

Первый указывает, что осуще­ствляется доступ к памяти, а не к устройству ввода-вывода, а второй — что осу­ществляется чтение, а не запись.

Поскольку после установки адреса считывание информации из памяти занимает 15 нс (часть первого цикла), память не может передать требуемые данные за период Т₂. Чтобы центральный процессор не ожи­дал поступления данных, память устанавливает сигнал WAIT в начале отрезка Т₂. Это означает ввод периодов ожидания (дополнительных циклов шины) до тех пор, пока память не сбросит сигнал WAIT.

В нашем примере вводится один период ожидания (Т₂), поскольку память работает слишком медленно.

В начале отрезка Т3, когда есть уверенность и том, что память получит данные в течение текущего цикла, сигнал WAIT сбрасывается.

Во время первой половины отрезка Т3 память помещает данные на информа­ционные линии.

На спаде отрезка Т3 центральный процессор считывает информационные линии данных, сохраняя их значения но внутреннем реги­стре.

Считав данные» центральный процессор сбрасывает сигналы MREQ и RD. В случае необходимости на следующем фронте может начаться еще один цикл памяти. Эта последовательность может повторяться бесконечно.

Далее проясняется значение восьми символов на временной диаграмме (см. рис. 3.35) — они перечислены в табл. 3,4, TAD, например, Т_AD — это времен­ной интервал между фронтом T₁ и установкой адресных линий.

В соответствии с требованиями синхронизации T_AD ≤ 4 не. Это значит, что производитель процес­сора гарантирует, что во время любого цикла считывания центральный процес­сор сможет выдать требуемый адрес в пределах 11 нс от середины фронта Т₁.

Читайте также: Ящик для шин своими руками

Таблица 3.4- Некоторые временные характеристики процесса считывания на синхронной шине

Условия синхронизации также требуют, чтобы данные поступали на информационные линии по крайней мере за 2 не (T_DS) до спада Т₃, чтобы дать данным время установиться до того, как процессор начнет их считывать.

Сочетание ограничений на Т_AD и T_DS означает, что в худшем случае в распоряжении памяти будет только 25 — 4 — 2 = 19 нс с момента появления адреса и до момента, когда нужно выдавать данные.

Поскольку достаточно 10 не, память даже в самом худшем случае может всегда ответить за период Т₁. Если памяти для считывания требуется 20 не, то необходимо ввести второй период ожидания, и тогда память ответит в течение Т₄.

Требования синхронизации гарантируют, что адрес будет установлен по крайней мере за 2 не до того, как появится сигнал MREQ.

Это время может быть важно в том случае, если MREQ инициирует выбор элемента памяти, поскольку некоторые типы памяти требуют определенного времени на установку адреса до выбора элемента памяти.

Ясно, что разработчику системы не следует выбирать микросхему памяти, которой нужно 3 нс на установку.

Ограничения на Тм и Т_RL означают, что сигналы МREQ и RD будут установ­лены в пределах 3 нс от спада T₁. В худшем случае у микросхемы памяти после установки сигналов MREQ и RD останется всего 10 + 10 — 3 — 2 = 15 нс на пере­дачу данных по шине. Это ограничение вводится дополнительно по отношению к интервалу в 15 нс и не зависит от него.

Интервалы Т_МH и T_RH определяют, сколько времени требуется на отмену сигналов MREQ и RD после того, как данные считаны.

Наконец, интервал T_DH определяет, сколько времени память должна держать данные на шипе после снятия сигнала RD.

В нашем примере при данном процессоре память может уда­лить данные с шины, как только сбрасывается сигнал RD; в случае других про­цессоров данные могут сохраняться еще некоторое время.

Необходимо подчеркнуть, что наш пример представляет собой весьма упро­щенную версию реальных временных ограничений, В действительности таких ограничений гораздо больше. Тем не менее этот пример наглядно демонстриру­ет, как работает синхронная шина.

Отметим, что сигналы управления могут задаваться низким или высоким на­пряжением. Что является более удобным в каждом конкретном случае, должен решать разработчик, хотя, по существу, выбор произволен.

Такую свободу выбо­ра можно назвать «аппаратным» аналогом ситуации, при которой программист может представить свободные дисковые блоки в битовом отображении как в ви­де нулей, так и в виде единиц.

Дата добавления: 2015-07-24 ; просмотров: 2427 ; ЗАКАЗАТЬ НАПИСАНИЕ РАБОТЫ

Читайте также: Коэффициент шумности летних шин

Видео:Что означает маркировка на шинах! Значение цифр и букв на резине.Скачать

Шины интерфейсов ввода-вывода

Группа линий, обеспечивающих соединение устройств между собой, называется шиной (Bus). Линии шины обычно подразделяются на несколько групп: данных (ШД), адреса (ША), управления (ШУ) и др.

Организация обмена различных устройств ЭВМ через интерфейс невозможна без некоторого набора правил, задающих поведение соединенных шиной устройств, а именно: последовательности помещения информации на шину, выдачи управляющих сигналов и т.п.- так называемого шинного протокола.

Наиболее сложной (в понимании функционирования) группой линий являются линии шины управления ШУ. Для задания типа текущей операции шины (типа шинного цикла) используется линия (сигнал) Зп/Чт (R/W#). Значение “лог 1” на этой линии, как правило, соответствует операции чтения, а значение “лог 0”- операции записи. Если шина допускает пересылку операндов разных размеров (байт, слово и т.д.), размер пересылаемых данных также указывается управляющими линиями.

При обмене данными по шине одно из устройств ЭВМ инициирует пересылку данных по шине и называется инициатором (хозяином- Host) шины. Обычно его роль выполняет процессор, но хозяином может быть любое другое устройство, взявшее на себя (захватившее) управление шиной. Устройство, к которому обращается хозяин шины, называется подчиненным или целевым.

Для задания момента выдачи данных на шину инициатор использует специальные сигналы ШУ. По виду задания момента выдачи данных шины подразделяются на синхронные и асинхронные.

Синхронные шины

В случае синхронных шин все устройства получают синхронизирующую информацию по общей линии, на которую подаются тактовые импульсы фиксированной частоты. Промежуток времени, в течение которого выполняется одна операция пересылки данных, называется длительностью цикла шины. В простейшем случае она равна одному периоду тактовой частоты шины.

Временные диаграммы шинного цикла “Вывод данных” синхронной шины приведены на рисунке 6.3.

Рисунок 6.3 – Временные диаграммы шинного цикла ”Вывод данных ”

Будем считать, что изменение тактового сигнала все подключенные к шине устройства замечают одновременно (точнее- практически одновременно). По нарастающему фронту тактового сигнала в момент времени t0 хозяин шины выставляет адрес устройства и передаваемые для него данные. Однако из-за задержки распространения сигналов в логических схемах инициатора и переходных процессов в линиях шины сигналы адреса и данных придут к установившимся значениям спустя некоторое время после t0.

Для обозначения того, что инициатор выводит данные, он в момент времени t1 формирует сигнал записи Зп. Адресованное устройство к этому моменту времени должно сравнить адрес, передаваемый по ША, со своим внутренним (с адресом, назначенным устройству в системе) и быть готовым к транзакции (обмену). Ввод данных в регистр данных РД адресованного устройства осуществляется по нарастающему фронту тактовой частоты в момент времени t2.

Недостатком синхронной шины является то, что при подключении к ней нескольких устройств, скорость обмена будет определяться самым медленным из них. Кроме этого, инициатор не может определить, какое из адресуемых устройств ответило на запрос и ответило ли оно вообще, т.к. в синхронной шине отсутствуют ответные сигналы от адресованных устройств. В последнем случае инициатор обмена даже не обнаружит ошибку.

Асинхронные шины

В асинхронных шинах при пересылке данных используется механизм квитирования- подтверждение связи между инициатором обмена и подчиненным устройством. Механизм квитирования аналогичен порядку пересылки почтовых отправлений с уведомлением о вручении, при котором по получению отправления в адрес отправителя направляется уведомление о вручении (квитанция). В асинхронных шинах линия тактирования заменяется двумя управляющими линиями синхронизации: готовности хозяина (Master-ready) и готовности подчиненного устройства (Slave-ready). Первая принадлежит хозяину шины, который выставляет на ней сигнал готовности к транзакции, по второй отвечает подчиненное устройство.

Читайте также: Шины в ярославле проспект ленина

Временные диаграммы сигналов асинхронной шины при вводе приведены на рисунке 6.4.

Рисунок 6.4 — Временные диаграммы шинного цикла “Ввод данных ” асинхронной шины

В момент времени t0 инициатор выдает, на линии шины адрес подчиненного устройства и информацию о типе пересылки (команду). В момент времени t1 он сообщает об этом всем подчиненным устройствам по линии Master-ready (инициатор готов). Все подключенные к шине устройства, при активации этой линии, декодируют адрес. Устройство, для которого предназначена команда, выполняет ее и информирует об этом хозяина сигналом квитирования Slave-ready (подчиненный готов), после чего хозяин может начинать новый шинный цикл.

Важнейшим преимуществом асинхронной шины является то, что квитирование избавляет от необходимости жесткой синхронизации скоростей работы инициатора и подчиненного устройства, что упрощает шину. Никакие задержки, связанные с распространением сигнала по шине и интерфейсным схемам, не отражаются на работе шины.

6.4 Контрольные вопросы

1. Дайте определение интерфейса.

2. Какие основные способы ввода-вывода применяются в ЭВМ?

3. Что такое программно- управляемый ввод- вывод и ввод- вывод в режиме ПДП?

4. Отличия синхронных и асинхронных УВВ? Достоинства и недостатки синхронного и асинхронного способов ввода- вывода.

5. Достоинства и недостатки ввода- вывода в режиме ПДП.

6. Перечислите последовательность действия устройств при выполнении процедуры ввода- вывода в режиме ПДП.

7. Перечислите характеристики интерфейсов ввода-вывода.

8. Назовите основной принцип организации синхронной шины.

9. Недостатки синхронной шины?

10. Назовите принципы организации асинхронной шины.

11. Недостатки асинхронной шины?

12. Какое назначение сигнала Master-ready?

7. ОРГАНИЗАЦИЯ ПАМЯТИ ЭВМ С МАГИСТРАЛЬНОЙ АРХИТЕКТУРОЙ

Видео:Асинхронные и Синхронные двигатели и генераторы. Мощный #энерголикбез ПЕРСПЕКТИВЫ ЭЛЕКТРОДВИГАТЕЛЕЙСкачать

Режим асинхронной работы шин

Итак, VIA осознает актуальность асинхронной работы шин PCI, AGP и системной шины. В 1998 году компанией были предложены чипсеты Apollo MVP3 и Apollo Pro, позволяющие тактовать шины асинхронно. Впоследствии такой подход не нашел одобрения, так как считалось, что синхронная работа шин от одного генератора частоты позволяет добиться высокой производительности и стабильности системы. Разумеется, что эти преимущества проявлялись в номинальных режимах, а в разгоне синхронная работа шин становилась «тормозом» разгона.

реклама

Времена меняются – недавно выпущенный VIA чиспет PT880 для платформы Socket 478 вновь обретает асинхронную архитектуру. Более того, и будущий чипсет K8T800 Pro должен работать асинхронно. Стало быть, разгон процессоров семейства AMD64 по шине станет более удобным.

Сообщается, что чипсет будет выпущен в начале следующего квартала. Поддержка частоты шины HyperTransport в 1 ГГц должна намекать на близость появления процессоров в исполнении Socket 939 с более быстрой шиной. Возможно, что Athlon 64 FX-53 обретет вариант под Socket 939 уже в феврале. Тем не менее, поддержка Socket 940 гарантируется AMD на протяжении всего 2004 года.

Любопытно, что часть производителей материнских плат планирует выпускать на базе чипсета K8T800 Pro материнские платы с разъемом Socket 754. Не следует понимать это, как намек на переход процессоров в этом исполнении на более быструю шину, просто гарантированный 25% запас по частоте системной шины должен привлечь к подобным платам оверклокеров :). Тем более, что асинхронная работа шин позволит существенно улучшить показатели разгона.

• Свежие записи
  • Нужно ли менять пружины при замене амортизаторов
  • Скрипят амортизаторы на машине что делать
  • Из чего состоит стойка амортизатора передняя
  • Чем стянуть пружину амортизатора без стяжек
  • Для чего нужны амортизаторы в автомобиле

  🔥 Видео

  Синхронные и асинхронные линии связиСкачать

  

  Что означает МАРКИРОВКА НА ШИНАХ / Значение всех цифр и букв на резинеСкачать

  

  Как устанавливать асимметричные шины?Скачать

  

  Левые и правые шины. Асимметричные и направленные. Разница?Скачать

  

  CAN шина👏 Как это работаетСкачать

  

  Как работает LIN шина автомобиля. K-Line L-Line шины данных. Лин шина автомобиля. Lin-bus networkСкачать

  

  Устройство асинхронного электродвигателяСкачать

  

  Реактивная мощность за 5 минут простыми словами. Четкий #энерголикбезСкачать

  

  Синхронный и асинхронный двигатели. Отличия двигателейСкачать

  

  поиск нерабочей can шины, часть дваСкачать

  

  Синхронные двигатели, Принцип действия и асинхронный пуск синхронного двигателяСкачать

  

  Асимметричные и направленные шиныСкачать

  

  Что такое ШИМ? Как ШИМ регулирует яркость, температуру, обороты двигателя и напряжение? Разбираемся!Скачать

  

  Лекция 308. Шина I2CСкачать

  

  Кан шина, что это? Поймет школьник! принцип работыСкачать

  

  ЭТО увеличит РЕСУРС вашего ДВИГАТЕЛЯ. Правда, о которой молчат...Скачать

  

  Экспресс диагностика CAN шины на автомобиле. №21Скачать

  

  17-3 Асинхронный ход в ЭЭССкачать